Nama : Elsadanika Maura Sitorus

NIM : 211344013 – 2NK

RANGKUMAN MINGGU 10 MIKROPROSESOR & INTERFACE

Perintah Perkalian dan Pembagian

1. Perkalian Heksadesimal Metode Penjumlahan Berulang

Pada penjumlahan berulang, diperlukan satu register counter dan satu register data. Metode ini kurang efektif untuk digunakan disebabkan oleh penggunaan pengali sebagai dasar dari proses perkalian. Ketika nilai pengali maksimum, maka dibutuhkan waktu yang lama dalam proses operasi perkaliannya.

2. Perkalian Heksadesimal Metode Shift and Add 1

Metode ini menggeser satu register yang dikali ke kiri dan menggeser satu register pengali ke kanan. Perkalian biner memiliki pengali 0 atau 1. Berikut ini contoh perkalian metode shift and add 1 pada bilangan decimal yang umum diketahui dan pada bilangan biner.

Desimal	Biner
49 73 ---------- x 147 343 . ---------- + 3577	1111 1010 ---------- x 0000 1111 . 0000 . 1111 . ---------- + 10010110

Misal, pada register CH diisi 0F dan CL diisi 0A. Maka berikut ini adalah cara perkaliannya menurut konsep shift and add 1.

CH digeser ke kiri ←									
CH	0	0	0	0	1	1	1	1	-
CL	0	0	0	0	1	0	1	0	CF
CL digeser ke kanan →									

CH	0	0	0	1	1	1	1	0	-
CL	0	0	0	0	0	1	0	1	0

Bagian yang ditandai kuning merupakan nilai biner yang masuk ke carry flag. Metode geser kanan, menyebabkan diperlukan pembanding pada CF karena CF akan memiliki 2 kemungkinan kondisi, yaitu 0 atau 1. Maka ketika CF bernilai 0,

proses selanjutnya yang akan terjadi adalah nilai CH masuk ke register DL (penyimpan sementara). Sementara, ketika CF bernilai 1 maka CH akan digeser ke kiri.

3. Perkalian Heksadesimal Metode Shift and Add 2

Metode ini menggeser register pengali ke kiri dan menggeser register yang digunakan untuk menyimpan hasil kali ke kiri sementara nilai yang dikali tidak digeser. Misal, pada register CH diisi 0F dan CL diisi 0A. Maka berikut ini adalah cara perkaliannya menurut konsep shift and add 2.

CH	0	0	0	0	1	1	1	1	
CL	0	0	0	0	1	0	1	0	
---------- x									
DL	0	0	0	0	0	0	0	0	
	0	0	0	0	1	1	1	1	*
---------- +									
DL	**0**	**0**	**0**	**0**	**1**	**1**	**1**	**1**	++
	0	0	0	1	1	1	1	0	**
	0	0	1	1	1	1	0	0	**
	0	0	0	0	1	1	1	1	***
---------- +									
DL	**0**	**1**	**0**	**0**	**1**	**0**	**1**	**1**	++
	1	0	0	1	0	1	1	0	****

Ketika pengali bernilai 1, maka CH akan dijumlahkan ke DL, dan ketika pengali bernilai 0, maka DL digeser ke kiri. Warna merah menunjukkan proses yang terjadi saat pengali bernilai 1 pada proses pertama, warna oranye menunjukkan proses kedua saat pengali bernilai 0, begitu pun selanjutnya untuk warna kuning dan hijau. Hasil akhir diketahui bahwa 0F*0A = 96. Sesuai dengan hasil perkalian biner metode shift and add 2.

4. Perkalian Heksadesimal Metode MUL

Syntax perintah MUL adalah `MUL sumber` dengan sumber 8 atau 16 bit atau variabel. Jika sumber berukuran 8 bit seperti register BH, maka computer akan mengambil nilai pada BH dan nilai pada AL untuk dikalikan. Hasil akan disimpan di register AX. Jika sumber 16 bit seperti pada register BX, maka computer akan mengamnil nilai di register BX dan AX untuk dikalikan, hasil kali akan disimpan ke register DX:AX.

Misal, data pada memory area bernilai 6 digit ingin dikalikan. Datanya adalah abc*def. Maka untuk mempermudah, berikut ini adalah konsep perkalian dan penyimpanan hasil kalinya.

f*c					A	X
f*b						
f*a						
e*c						

e*b						
e*a						
d*c						
d*b						
d*a						
Final	[hasil+5]	[hasil+4]	[hasil+3]	[hasil+2]	[hasil+1]	[hasil+0]

Data pada memory area adalah [dat1+2] = a, [dat1+1] = b, [dat1+0] = c, [dat2+2] = d, [dat2+1] = e, [dat2+0] = f. Maka, setelah terkonsep seperti ini, prosesnya hanya perlu disesuaikan dengan tabel yang ada.

5. **Pembagian Heksadesimal Metode Pengurangan Berulang**
   Dengan satu register sebagai counter dan satu register sebagai data yang akan dikurangkan secara berulang. Namun, metode ini kurang efektif untuk digunakan karena waktu dari proses pembagian bergantung kepada pembagi. Jika pembagi bernilai minimum maka akan membutuhkan waktu yang lama untuk memproses perhitungan pembagian tersebut.

6. **Pembagian Heksadesimal Metode Shift and Subtract**
   Metode ini menggeser bit data yang dibagi ke kanan sampai bisa dikurangi oleh pembagi.

7. **Pembagian Heksadesimal Metode DIV**
   Perintah ini memiliki syntax DIV sumber dengan sumber data register 8 atau 16 bit atau variabel. Perintah ini untuk membagi nilai pada register AX secara otomatis, oleh karena itu data yang akan dibagi harus dipindahkan ke AX setelah itu dilakukan perintah DIV.